

Docket No. JCLA8191 page 1

application of: CHEN-YUEH KUNG et al.

#### THE UNITED STATE PATENT AND TRADEMARK OFF

Application No.: 10/068,276

Filed: February 06,2002

For: METHOD AND STRUCTURE FOR TAPW

BALL GRID ARRAY PACKAGE

Certificate of Mailing

I hereby certify that this correspondence and all marked attachments are being deposited with the United States Postal Service as first class mail in an envelope addressed to: Assistant Commissioner for Patents, Washington, D.C. 20231, on

May 13, 2002

(Date)

Jiawei Huang, Reg. No. 43,33

Examiner:

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

Sir:

Transmitted herewith is a certified copy of Taiwan Application No. 90129240 filed on November 27, 2001.

A return prepaid postcard is also included herewith.

It is believed no fee is due. However, the Commissioner is authorized to charge any fees required, including any fees for additional extension of time, or credit overpayment to Deposit Account No. 50-0710 (Order No. JCLA8191).

Please send future correspondence to:


J. C. Patents 4 Venture, Suite 250 Irvine, California 92618 (949) 660-0761

Jiawei Huang

Registration No. 43,330

MAY 2 8 2002

TECHNOLOGY CENTER R3700



MAY 2 3 2002 COPY

中華民國經濟部智慧財產局

COPY OF PAPEMENTELLECTUAL PROPERTY OFFICE REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛 其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2001 年 11 月 27 日

Application Date

RECEIVED

申 請 案 號: 090129240

MAY 2 8 2002

Application No.

**TECHNOLOGY CENTER R3700** 

申 請 人: 威盛電子股份有限公司

Applicant(s)

局 長 Director General

## 陳明那

Issue Date

發文字號: 09111003676

Serial No. 7018 18 2002

RECEIVED

5P 5P

申請	日期	
案	號	
類	别	

A4 C4



訂

線

		( V)	上各欄口		<b>昌填註)</b>						·		
			) -	發新_	明型	專	利	説	明	書			
			中文		捲帶式球格陣列封裝及其製程								
	- `	發明 新型	英 文	-									
			姓名	7	1宮 2何 3傅	昆耀							
		谷明	國第	1	中華	民國							
	二、	發明人	住、居內	斤	2台	北市道	通化街	165 も	卦 23 号	鄰中山ī 虎 1 樓 號 8 樓	南路一段 45 !	號	
			姓名稱	名)	威盛	電子原	——— 股份有	限公司	 司	<u>,, </u>			
	三、	· 申請人		語	中華	民國							
الماران			住、居)		台北	縣新	店市中	·正路	533 號	18樓			
				人名	王雪	紅		.·			·		
- P									1				

#### 四、中文發明摘要(發明之名稱:

#### 捲帶式球格陣列封裝及其製程

一種捲帶式球格陣列封裝及其製程,係先圖案化捲帶 之介電層上下兩面之金屬層,以分別形成線路圖案,接著 在捲帶之介電層上形成多個貫孔,由於貫孔係貫穿下層金 屬層及介電層,而止於上層金屬層,因而形成植球用之盲 孔,接著分別形成銲罩層於捲帶之兩面,並圖案化銲罩層 以暴露出部分金屬層,而形成對應晶片之接點,接著將銲 球植入盲孔之中,且銲球之一端係突出超過銲罩層之表 面,最後將晶片以打線或覆晶的方式連接捲帶上的接點。

英文發明摘要(發明之名稱:



請先閱讀背面之注意事項再填寫本頁各欄

裝

線

#### 五、發明說明( )

本發明是有關於一種球格陣列(Ball Grid Array, BGA)封裝及其製程,且特別是有關於一種捲帶式球格陣列(Tape-BGA, TBGA)封裝及其製程。

球格陣列(Ball Grid Array,BGA)封裝係利用銲球(Solder Ball)佈滿整個基板(Substrate)之底面積的方式,來取代傳統的金屬導線架(Lead frame)的引腳。其係以打線(Wire Bonding)或覆晶(Flip Chip)的方式,將晶片的接點連接至基板上的接點,並利用基板之內部繞線將接點分散至基板表面,再通過導孔(via)連接到基板底面,最後將銲球分別植接基板底面之接點。由於球格陣列封裝係可利用整個基板的底面積作爲接點的佈置,故具有高腳數(High Pin Count)的優勢。此外,在迴銲(Reflow)作業時,銲球熔解後的表面張力可產生自我校準(Self Alignment)的現象,故銲球之對位精度要求不高,再加上接合強度好、優良的電氣特性,使得球格陣列封裝成爲目前電子構裝的主流之一。

球格陣列封裝可分爲以塑膠封模的塑膠球格陣列封裝(Plastic-BGA,PBGA)、以陶瓷封模的陶瓷球格陣列封裝(Ceramic-BGA,CBGA)、以及捲帶之線路圖案與晶片電性連接的捲帶式球格陣列封裝(Tape-BGA,TBGA)。 其中,捲帶式球格陣列封裝(TBGA)可提供高腳數之晶片封裝,並具有更薄、更輕,以及具有更佳的電性及散熱特性,通常適用於特定用途之積體電路(Application-Specific Integrated Circuit,ASIC)及微處理器。

製

#### 五、發明說明(乙)

請參考第 1 圖,其爲習知之一種捲帶式球格陣列式封裝的剖示圖。習知之捲帶式球格陣列封裝 100 之捲帶 (Tape) 110 的組成,係由兩層銅箔層 112、114 之間夾一層以聚乙醯胺 (Polyimide) 爲材質的介電層 116,並圖案化兩銅箔層 112、114 以形成線路圖案,並在介電層 116形成導電柱 (Via) 118,之後,形成圖案化之銲單層 120以暴露出部分銅箔層 114 而形成銲球墊 (Solder Ball Pad) 122,用以將銲球 (Solder Ball) 124 植接 (Mount)於銲球墊 122上,而晶片 200之銲墊 (Die Pad) 202 則經由導線 126 連接至銅箔層 114 之線路圖案上,並依序經由圖案 化之銅箔層 114 及銲球 124 與外界連接。

請同樣參考第 1 圖,捲帶 110 係以膠層(Adhesive) 130a 貼附於支撐層(Stiffener)140 之底面,而支撐層 140 則環繞於晶片 200 之外圍,並同樣以膠層 130b 貼附於散熱片 150 之底面,而晶片 200 亦以膠層 130 貼附於散熱片 150 之底面。值得注意的是,捲帶 110 之上層的銅箔層 112 通常是作爲共同的接地層(Ground)或電源層(Power),因此,爲了將具有接地或電源性質的銲球 124 連接至銅箔層 112 上,則必須形成導電柱 118 於介電層 116 之中,用以電性連接銲球 124 及銅箔層 112。然而,爲了形成導電柱 118,則必須增加許多製程步驟,其中包括高成本的去膠渣(Desmear)、化學銅(Chemical copper)及鍍銅(Cuplating)製程,因而提高製造成本,並延長製程時間。

本發明之目的在於提供一種捲帶式球格陣列封裝及其

1

#### 五、發明說明(多)

製程,用以簡化製程步驟,縮短製程週期,以及降低製程 成本。

基於本發明之上述目的,本發明提出一種捲帶式球格陣列式封裝,具有一捲帶,其係由一介電層、一第一金屬層所組成,其中介電層具有多個貫孔,其實穿介電層,此外,第一金屬層係配置於介電層之一端。第二金屬層之一端。第二金屬層之上,並暴露出部分第一金屬層之上,並暴露出部分第一金屬層之上,並暴露出部分第二金屬層之一端係突出電行,並暴露出部分第二金屬層及盲孔之一端係與第一金屬層之表面,其中這些銲球係與第一金屬層相電性連接。晶片則配置於介電層之第一面之上,並與第一金屬層之接點相電性連接。

基於本發明之上述目的,本發明提出一種捲帶式球格陣列封裝之製程,首先提供一捲帶,其具有一介電層、一第一金屬層及一第二金屬層,其中第一金屬層位於介電層之第二面。接著,圖案化第一金屬層及第二金屬層,並形成多個盲孔於捲帶之中,其中這些盲孔係分別貫穿第二金屬層及介電層及介電層及介電層。接著,分別形成圖案化之一第一銲罩層及屬層之上,

### 五、發明說明(4)

其中第一銲罩層係暴露出部分第一金屬層,而形成多個接點,並且第二銲罩層係暴露出部分第二金屬層及盲孔之一端。接著,形成多個銲球於這些盲孔之中,且這些銲球之一端係突出超過第二銲罩層之表面,並且這些銲球係與第一金屬層相電性連接,而至少一銲球與第二金屬層相電性連接。最後,配置一晶片於該第一面之上,並電性連接晶片至第一金屬層之接點。其中將晶片電性連接至該第一金屬層之方法包括利用打線或覆晶的方式。

爲讓本發明之上述目的、特徵和優點能夠明顯易懂, 下文特舉一較佳實施例,並配合所附圖示,作詳細說明如下:

#### 圖式之簡單說明

第 1 圖爲習知之一種捲帶式球格陣列式封裝的剖面示 意圖;

第 2A~2H 圖依序爲本發明之較佳實施例之捲帶式球 格陣列封裝的剖面流程圖;以及

第 3 圖爲本發明之另一較佳實施例之捲帶式球格陣列 封裝的剖面示意圖。

#### 圖式之標示說明

100: 捲帶式球格陣列封裝

110: 捲帶

112、114:銅箔層

116:介電層

120: 銲罩層

122: 銲球墊

124: 銲球

126: 導線

130a、130b:膠層

# 經濟部智慧財產局員工消費合作社印

#### 五、發明說明(5)

140: 支撐層 150: 散熱片

200: 晶片 202: 銲墊

300、301: 捲帶式球格陣列封裝

310: 捲帶 312、314: 金屬層

316:介電層 318:第一面

320: 第二面 322: 貫孔

324、326、328: 合金層

330、332: 銲罩層 334: 接點

336: 銲球 338: 導線

340: 封裝材料 342: 支撐層

344: 底膠 400: 晶片

402: 銲墊 404: 主動表面

406:背面 408:凸塊

#### 較佳實施例

請參考第 2A~2H 圖,其依序爲本發明之較佳實施例之捲帶式球格陣列封裝的剖面流程圖。如第 2A 圖所示,首先提供一捲帶 310,其係由兩金屬層 312、314 之間夾一介電層 316 所組成,其中金屬層 312 係位於介電層 316 之第一面 318,而金屬層 314 則位於介電層 316 之第二面 320,其中介電層 316 之材質包括聚乙醯胺,而金屬層 312、314 之材質則包括銅。

如第 2B 圖所示,分別圖案化(pattern)金屬層 312 及金屬層 314,以形成線路圖案,而圖案化的方法包括利

#### 五、發明說明(6)

用微影蝕刻的方式。接著,如第 2C 圖所示,形成多個質孔 322 於介電層 316 之中,形成貫孔 322 的方法包括對介電層 316 進行曝光顯影,或是利用雷射燒孔(Laser Ablation)及電漿蝕孔(Plasma Etching)等方式來形成買孔 322,其中貫孔 322 係貫穿金屬層 314 及介電層 316,而止於金屬層 312。

如第 2D 圖所示,接著例如以電鍍(Plating)、化學電鍍(Chemical Plating)或無電極電鍍(Electroless Plating)的方式,分別形成圖案化之合金層 324、326 於金屬層 312、314 的表面,由於金屬層 312 之部分底面係由貫孔 322 暴露於外,故同樣形成一合金層 328 於金屬層 312 之底面,其中合金層 324、326、328 之材質包括鎳金合金。接著,如第 2E 圖所示,分別全面性塗佈(Coating)銲罩層(Solder Mask) 330、332 於合金層 324、326、328、金屬層 312、314 及介電層 316 之上。接著,如第 2F 圖所示,分別圖案化銲罩層 330、332,使得銲罩層 330 暴露出部分合金層 324及金屬層 312 而形成多個接點 334,並使得另一銲罩層 332 暴露出部分合金層 326、部分金屬層 314 及 合金層 328。其中圖案化銲罩層 330、332 之方式例如爲曝光(Photography)、顯影(Development)。

如第 2G 圖所示,最後將多個銲球 336 植接於貫孔 322 之中,且銲球 336 之下端均突出超過銲罩層 332 之表面,並使得每一個銲球 336 電性連接至金屬層 312 之底面,即接合於合金層 328,而部分銲球 336 亦接合金屬層 314。

#### 五、發明說明(□)

最後,如第 2H 圖所示,將晶片 400 之背面 406 配置於介電層 316 之第一面 318 之上,而晶片 400 之主動表面 404 具有多個銲墊 402,以打線的方式,利用導線 338 來連接 銲墊及接點 334,使得晶片 400 得以依序經由導線 338、金屬層 312 及銲球 336 而與外界電性連接。此外更利用一封膠材料 340 包覆上述之晶片 400、導線 338 及接點 334,藉以保護上述暴露出之元件,最終完成捲帶式球格陣列封裝 300。爲了增加封裝結構的堅硬度及平整度,可以選擇性形成一支撐層 342,其環繞於晶片 400 之外圍而貼附於 銲罩層 330之上,其中支撐層 342 例如爲鍍錫銅片或是 FR-4 平板。

請同樣參考第 2H 圖,當金屬層 314 作爲共同的接地層或電源層時,藉由植入銲球 336a 時,將可一倂連接金屬層 312 及金屬層 314,而無須習知之導電柱(如第 1 圖之元件 118)來連接,故可省略習知之導電柱的製程步驟,也因此而簡化封裝製程,縮短製程週期,進而降低封裝成本。值得注意的是,如第 1 圖所示,習知係利用遠離銲球124 之銅箔層 112 作爲電源/接地層,而本發明則是利用接近銲球之金屬層 314 作爲電源/接地層,而遠離銲球之金屬層 312 係作爲訊號層,此爲本發明的特徵之一。

除了上述利用打線的方式來連接晶片及捲帶上由金屬層形成的線路圖案之外,亦可利用覆晶(F/C)的方式將晶片上的凸塊(Bump)接合於捲帶上的接點。

請參考第 3 圖,其爲本發明之另一較佳實施例之捲帶

#### 五、發明說明(8)

式球格陣列封裝的剖面示意圖。捲帶式球格陣列封裝 301 亦可利用第 2A~2G 圖之製程來完成具有多個接點 334 之捲帶 310、銲球 336 及銲罩層 330、332,而合金層 324、326、328 之材質除了鎳金合金之外,更包括有鉛錫合金,並且在晶片 400 之銲墊 402 上預先形成凸塊 408,再將凸塊 408對應接合於接點 334,使得晶片 400 得以依序經由凸塊 408、金屬層 312 及銲球 336 而與外界電性連接。此外,更可利用一底膠(underfill)344來包覆銲墊 402、凸塊 408及接點 334,藉以保護上述暴露出之元件。

本發明之捲帶式球格陣列封裝係先圖案化捲帶之介電層上下兩面之金屬層,用以分別形成線路圖案,接著在捲帶之介電層上形成多個貫孔,由於貫孔係貫穿下層金屬層及介電層,而止於上層金屬層,因此而形成植球用之盲孔,之後分別形成銲罩層於捲帶之兩面,並圖案化銲罩層以暴露出部分金屬層,而形成對應晶片之接點,接著將銲球植入盲孔之中,且銲球之一端係突出超過銲罩層之表面,最後將晶片以打線或覆晶的方式連接捲帶上的接點。

因此,本發明之捲帶式球格陣列封裝係可省略習知之 導電柱,而以銲球植入盲孔的方式,並使得銲球突出超過 銲罩層之表面,並同時連接捲帶兩面之線路圖案,而無須 習知之導電柱來連接,故可省略習知之導電柱的製程步 驟。因此,本發明之捲帶式球格陣列封裝及其製程,將可 簡化習知之封裝製程,縮短製程週期,進而降低封裝成本。

雖然本發明已以一較佳實施例揭露如上,然其並非用

#### 五、發明說明(9)

以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。



#### 六、申請專利範圍

- 1. 一種捲帶式球格陣列封裝,至少包括:
- 一捲帶,具有:
- 一介電層,具有一第一面及對應之一第二面,並 具有複數個貫孔,其貫穿該介電層,

圖案化之一第一金屬層,配置於該第一面,並封 閉該些貫孔之一端,而成爲複數個盲孔, 請先閱讀背面之注意事項再填寫本頁

圖案化之一第二金屬層,配置於該第二面,並暴 露出該些盲孔之一端;

圖案化之一第一銲罩層,配置於該第一金屬層之上, 並暴露出部分該第一金屬層,而形成複數個接點;

圖案化之一第二銲罩層,配置於該第二金屬層之上, 並暴露出部分該第二金屬層及該些盲孔之一端;

複數個銲球,分別配置於該些盲孔之中,且該些銲球之一端係突出超過該第二銲單層之表面,其中該些銲球係與該第一金屬層相電性連接,且至少該些銲球之一係與該第二金屬層相電性連接;以及

至少一晶片,配置於該第一面之上,並與該些接點相電性連接。

- 2. 如申請專利範圍第 1 項所述之捲帶式球格陣列封裝,其中該介電層之材質包括聚乙醯胺。
- 3. 如申請專利範圍第 1 項所述之捲帶式球格陣列封裝,其中該第二金屬層係作爲電源層及接地層其中之一。
- 4. 如申請專利範圍第 1 項所述之捲帶式球格陣列封裝,其中該第一金屬層係作爲訊號層。

# 智慧財產局員工消費合作社 Ep

#### 六、申請專利範圍

- 5. 如申請專利範圍第 1 項所述之捲帶式球格陣列封 裝,其中該第一金屬層及該第二金屬層之材質包括銅。
- 6. 如申請專利範圍第 1 項所述之捲帶式球格陣列封 裝,其中該第一金屬層之表面及底面與該第二金屬層之表 面分別具有一合金層。
- 7. 如申請專利範圍第 6 項所述之捲帶式球格陣列封 裝,其中該些合金層之材質包括鎳金合金及鉛錫合金其中 之一。
- 如申請專利範圍第 1 項所述之捲帶式球格陣列封 裝,其中該晶片具有一主動表面及對應之一背面,且該晶 片更具有複數個銲墊,其位於該主動表面。
- 9. 如申請專利範圍第 8 項所述之捲帶式球格陣列封 裝,更包括複數個導線及一封裝材料,其中該晶片係以該 背面貼附於該第一銲罩層之上,而該些導線係分別連接該 些銲墊及該些接點,且該封裝材料係包覆該晶片、該些導 線及該些接點。
- 10. 如申請專利範圍第 9 項所述之捲帶式球格陣列封 裝,更包括一支撐層,配置於該第一銲罩層之上,並環繞 於該封裝材料之外圍。
- 11. 如申請專利範圍第 8 項所述之捲帶式球格陣列封 裝,其中該晶片更具有複數個凸塊,其分別突出於該些銲 墊之上,而該些凸塊係分別對應接合於該些接點。
- 12. 如申請專利範圍第 11 項所述之捲帶式球格陣列 封裝,更包括一底膠,其包覆該些銲墊、該些凸塊及該些



請先閱讀背面之注意事項再填寫本頁

#### 六、申請專利範圍

接點。

- 13. 如申請專利範圍第 11 項所述之捲帶式球格陣列 封裝,更包括一支撐層,配置於該第一銲單層之上,並環 繞於該晶片之外圍。
  - 14. 一種捲帶式球格陣列封裝之製程,至少包括:

提供一捲帶,其具有一介電層、一第一金屬層及一第二金屬層,其中該介電層具有一第一面及對應之一第二面,而該第一金屬層係位於該第一面,而該第二金屬層係位於該第二面;

圖案化該第一金屬層及該第二金屬層;

形成複數個盲孔於該捲帶,其中該盲孔係貫穿該第二 金屬層及該介電層,而止於該第一金屬層;

分別形成圖案化之一第一銲罩層及圖案化之一第二銲 罩層於該第一金屬層及該第二金屬層之上,其中該第一銲 罩層係暴露出部分該第一金屬層而形成複數個接點,且該 第二銲罩層暴露出部分該第二金屬層及該些盲孔之一端;

形成複數個銲球於該些盲孔之中,且該些銲球之一端 係突出超過該第二銲單層之表面,而該些銲球係與該第一 金屬層相電性連接,且至少該些銲球之一係與該第二金屬 層相電性連接;以及

配置至少一晶片於該第一面之上,並電性連接該晶片 至該些接點。

15. 如申請專利範圍第 14 項所述之捲帶式球格陣列 封裝之製程,其中該介電層之材質包括聚乙醯胺。

ξb



#### 六、申請專利範圍

- 16. 如申請專利範圍第 14 項所述之捲帶式球格陣列 封裝之製程,其中該第一金屬層及該第二金屬層之材質包 括銅。
- 17. 如申請專利範圍第 14 項所述之捲帶式球格陣列 封裝之製程,其中該第二金屬層係作爲電源層及接地層其 中之一。
- 18. 如申請專利範圍第 17 項所述之捲帶式球格陣列 封裝之製程,其中該第一金屬層係作爲訊號層。
- 19. 如申請專利範圍第 14 項所述之捲帶式球格陣列 封裝之製程,其中圖案化該第一金屬層及該第二金屬層之 方法包括微影蝕刻。
- 20. 如申請專利範圍第 14 項所述之捲帶式球格陣列 封裝之製程,其中圖案化該第一金屬層及該第二金屬層之 後,更包括分別形成一合金層於該第一金屬層之表面及底 面與該第二金屬層之表面。
- 21. 如申請專利範圍第 20 項所述之捲帶式球格陣列封裝之製程,其中形成該些合金層之方法包括電鍍。
- 22. 如申請專利範圍第 20 項所述之捲帶式球格陣列 封裝之製程,其中形成該些合金層之方法包括化學電鍍。
- 23. 如申請專利範圍第 20 項所述之捲帶式球格陣列 封裝之製程,其中形成該些合金層之方法包括無電極電 鍍。
- 24. 如申請專利範圍第 20 項所述之捲帶式球格陣列封裝之製程,其中該些合金層材質包括鎳金合金及鉛錫合


#### 六、申請專利範圍

金其中之一。


- 25. 如申請專利範圍第 14 項所述之捲帶式球格陣列 封裝之製程,其中形成複數個盲孔於該捲帶之方法包括微 影蝕刻、雷射燒孔及電漿蝕孔其中之一。
- 26. 如申請專利範圍第 14 項所述之捲帶式球格陣列 封裝之製程,其中形成圖案化之該第一銲單層及圖案化之 該第二銲單層的方法包括分別塗佈該第一銲單層及該第二 銲單層於該第一金屬層及該第二金屬層之上,並分別曝光 顯影該第一銲單層及該第二銲單層。
- 27. 如申請專利範圍第 14 項所述之捲帶式球格陣列 封裝之製程,其中該晶片電性連接至該第一金屬層之方法 包括以打線的方式。
- 28. 如申請專利範圍第 14 項所述之捲帶式球格陣列 封裝之製程,其中該晶片電性連接至該第一金屬層之方法 包括以覆晶的方式。



請先閱讀背面之注意事項再填寫本頁








第2B圖


\





第20圖





第2F圖

